Budapest University of Technology and Economics, Faculty of Electrical Engineering and Informatics

A tárgy a modern intelligens szenzorokból nyert adatok előfeldolgozásának különböző módszereit és technológiáit tárgyalja. Az intelligens szenzorok általános felépítésének rövid összefoglalása után a tárgy azokra az eszközökre koncentrál, amelyek digitális kimenetet (bináris vektor vagy bináris periodikus jel) állítanak elő. E szenzoreszközök kimenetének feldolgozását a tárgy kétféle megközelítésben tárgyalja. Az első megközelítésben a szenzor kimenetének feldolgozására programozható logikai eszközt, a másikban a megfelelő perifériavezérlőkkel ellátott mikrokontrollert feltételezünk.

A tárgy e két legjellemzőbbnek tekintett, előfeldolgozásra alkalmas technológia bemutatása során – azok általános alkalmazástechnikai sajátosságait nem elhanyagolva – gyakorlatiasságra törekszik, a szenzorikára jellemző konkrét problémák és az azokra adható jól bevált megoldások részletes ismertetésével. A tárgyhoz tartozó előadássorozatot ipari partnerek által bemutatott esettanulmányok zárják. 

1. Bevezetés érzékelés, érzékelők általában, transzducer + kiolvasó áramkör + erősítő + A/D + interfész logika + µP, szenzorok típusai, generációk.
2. Az analóg jelformálás alapjai. Erősítők alapfogalmai, műveleti erősítő, hídkapcsolás.
3. A/D és D/A átalakítás: analóg multiplexer, mintavevő-tartó, komparátor, alapvető A/D és D/A megoldások, átalakítók hibái, frekvencia-kimenetű A/D-átalakítás (VCO)
4. Digitális előfeldolgozás bevezető: szenzorok digitális kimenetének feldolgozása mikrokontrollerrel vagy programozható logikai eszközzel, bináris vektor kimenetű A/D interfészek (párhuzamos, soros interfészek, SPI, I2C, TWI, CAN stb.), frekvencia-kimenet feldolgozása
5. Digitális interfészlogikák I.: a tervezés folyamata, RTL tervezés
6. Digitális interfészlogikák II.: RTL modellek verifikációjának alapjai, egyszerű HDL verifikációs környezetek, HDL modellek szimulációja
7. Digitális interfészlogikák III.: A/D-k tipikus interfész-logikái RTL szinten, HDL modellek (UART/SPI/I2C)
8. Digitális interfészlogikák IV.: Frekvencia kimenetű szenzorok digitális interfészlogikái, frekvencia vs. periódusidő-mérés RTL megvalósítása
9. Mikrokontrollerek és soft-core processzorok felépítése, általános jellemzőik, processzorbuszok (AMBA, AXI, WISHBONE, AVALON stb.)
10. Mikrokontrollerek, beágyazott processzorok és perifériáik programozása C és C++ nyelven. A C/C++ nyelv hardverközeli használata
11. Adatfeldolgozás beágyazott processzorral, kommunikáció megvalósítása. Energiahatékonyság.
12. Ipari esettanulmány I. - autóipari szakember vendégelőadása
13. Ipari esettanulmány II. - félvezetőipari szakember vendégelőadása
    

1. Hídkapcsolás és erősítő alapkapcsolások szimulációja és kipróbálása.
2. RTL tervezés és verifikáció gyakorlat I.: HDL szimulátor használata
3. RTL tervezés és verifikáció gyakorlat II.: Soros A/D-interfész kiolvasólogikája, párhuzamos A/D-interfész mintavételezése (általános vektor-szinkronizáló fokozat)
4. RTL tervezés és verifikáció gyakorlat III.: Soros / párhuzamos interfészlogikák illesztése soft-core mikroprocesszoros rendszerhez
5. Digitális előfeldolgozás mikroprocesszorral gyakorlat I.: Soros / párhuzamos A/D kiolvasása, mozgóátlag kiszámítása, szűrés 
6. Digitális előfeldolgozás mikroprocesszorral gyakorlat II.: Frekvencia-kimenetű hőmérsékletmérő rendszer FPGA-ban
   

Szorgalmi időszakban:

A félév során egy nagyzárthelyit és három kis zárthelyit iratunk, valamint egy házi feladatot adunk ki, amely a hallgató választása szerint vagy egy kijelölt, szűkebb tématerület szakirodalom alapján való feldolgozása és bemutatása a félév végén, vagy a tárgy oktatóival egyeztett szenzor rendszerbe illesztése, működésének demonstrálására alkalmas hardver-szoftver környezet megvalósítása lehet.

A félév teljesítésének feltétele a nagyzárthelyi, a két legjobb kis zárthelyi és a házi feladat mindegyikének elégséges szintű teljesítése.

Vizsgaidőszakban:

A tárgyból szóbeli vizsgát tartunk.  A végső vizsgajegybe a szóbeli vizsgán elért eredmény 2/3, a félév közben elért eredmény pedig 1/3 súllyal számít bele. A félév közben elért eredményt a nagyzárthelyi, a két legjobb kis zárthelyi átlaga és a házi feladat eredménye adja, egyforma arányban.   

Dr. Horváth Péter, adjunktus, EET

Dr. Jani Lázár, adjunktus, EET

Dr. Ress Sándor, egyetemi docens, EET