Belépés címtáras azonosítással
magyar nyelvű adatlap
angol nyelvű adatlap
IC és MEMS tervezés laboratórium
A tantárgy angol neve: IC and MEMS design laboratory practice
Adatlap utolsó módosítása: 2019. május 6.
Villamosmérnöki Szak
EU Erasmus Mundus Joint International
Master in Smart Systems Integration
MSc képzés
Dr. Takács Gábor
egyetemi adjunktus
Elektronikus Eszközök Tsz.
Pálovics Péter
egyetemi tanársegéd
Dr. Ender Ferenc
egyetemi docens
A fenti forma a Neptun sajátja, ezen technikai okokból nem változtattunk.
A kötelező előtanulmányi rend az adott szak honlapján és képzési programjában található.
Kötelező előtanulmány:
VIEEM164 IC és MEMS tervezés előadás
I. Integrált áramkör tervezése
1. hét: A nyitott tervezőrendszerek jellemzőinek megismerése (Mentor/Cadence tervezőrendszer). A Mentor/Cadence tervezőrendszer használatának elsajátítása egy-egy mintapélda segítségével
2-4. hét: Az analóg integrált áramkör kapcsolási rajzának tervezése, az elkészült áramkör ellenőrzése analóg szimulációval (Eldo/Spectre), majd a fizikai terv (layout) elkészítése (Design Architect IC/Virtuoso), post-layout szimuláció elvégzése.
5-7. hét: A digitális áramkör HDL nyelvű leírása, szimulációja (QuestaSim, NCSim), a digitális áramkör logikai és fizikai szintézise, post-layout szimuláció elvégzése
II. MEMS rendszerek tervezése
8. hét: Ismerkedés MEMS tervezőrendszerekkel; egy kutatásokban és iparban használt tervező szoftver részletes bemutatása (alapvető tervezési lépések elsajátítása a szimulációs program könnyebb használatához).
9. hét: Ismerkedés a szimulációs módszerekkel (Finite Element Analysis, Reduced Order Modelling, multifizikai szimulációk). A gyakorlatban használt szimulációs szoftverrendszerek áttekintése
10. hét: Önálló munka (tervezési feladat) az ismertetett szimulációs szoftverrel (Ansys)
11-12. hét: Önálló munka (tervezési feladat) az ismertetett tervező szoftverrel (MEMS Pro)
III. MEMS és CMOS technológia közös hordozón (bemutató)
13-14. hét: Az analóg és digitális integrált áramköri részek, valamint a MEMS kompakt modell összeillesztése, majd együttes szimulációja (QuestaADMS, SpectreVerilog) gyártáselőkészítés
Számítógépes laboratóriumi gyakorlat
A szorgalmi időszakban:
A tárgy félévközi jeggyel zárul. A jegy megadásának feltétele a félév során kiadott kis-feladatok legalább elégséges szintű megoldása. A félévközi jegyet a végzett munka és a beadott dokumentáció alapján adjuk.
Dr. Bognár György, ”VLSI áramkörök tervezése és vizsgálata", Elektronikus jegyzet, 2011
Tervezőrendszerhez tartozó elektronikus dokumentációk és tervezési segédletek (http://edu.eet.bme.hu)
Kontakt óra
42
Készülés előadásokra
0
Készülés gyakorlatokra
Készülés laborra
Készülés zárthelyire
Házi feladat elkészítése
36
Önálló tananyag-feldolgozás
Vizsgafelkészülés
Összesen
120
Dr. Bognár György
Dr. Gaertner Péter
c. egyetemi docens
Dr. Szabó Péter Gábor
adjunktus
Dr. Székely Vladimír
egyetemi tanár