Budapest University of Technology and Economics, Faculty of Electrical Engineering and Informatics

    Belépés
    címtáras azonosítással
    vissza a tantárgylistához   nyomtatható verzió    

    Késleltetésérzéketlen logikai áramkörök és rendszerek

    A tantárgy angol neve: Delay Insensitive Logic Circuits and Systems

    Adatlap utolsó módosítása: 2015. április 8.

    Tantárgy lejárati dátuma: 2019. június 30.

    Budapesti Műszaki és Gazdaságtudományi Egyetem
    Villamosmérnöki és Informatikai Kar     		Villamosmérnöki Szak
    Mérnök informatikus szak
    Szabadon választható tantárgy
    Tantárgykód Szemeszter Követelmények Kredit Tantárgyfélév
    VIEEAV12   2/0/0/f 2  
    3. A tantárgyfelelős személy és tanszék Dr. Hosszú Gábor,
    4. A tantárgy előadója

    Név:

    Beosztás:

    Tanszék, Int.:

    Dr. Keresztes Péter

    ny. egyetemi docens

    		 Széchenyi István Egyetem, Automatizálási Tanszék

     

    Dr. Hosszú Gábor

     

    egyetemi docens

    Elektronikus Eszközök Tsz.

    5. A tantárgy az alábbi témakörök ismeretére épít Digitális technika, Elektronika, Mikroelektronika
    7. A tantárgy célkitűzése A digitális VLSI áramkörök tervezése és tervezés-technológiája iránt érdeklődő villamosmérnök és informatikus hallgatók bevezetése abba az új kapcsoló-, kapu- és regiszter-szintű technikába, amely az uni- és multiszinkron rendszerek meghaladása után az integráció újabb szintjét jelenti.
    8. A tantárgy részletes tematikája

    1. hét.:           Az órajelezés (clocking), mint VLSI áramkörök méretcsökkenéséből és funkciósűrűségének növekedéséből eredő egyik fő probléma. A klasszikus aszinkron hálózatok alkalmatlansága a probléma megoldására.

     

    2. hét.:           Új, órajel-nélküli, illetve aszinkron hálózatok. Taxonómia: Uniszinkron, multiszinkron, valamint új aszinkron rendszerek. Sebesség-független, késletetés-érzéketlen, mikro-futószalag és NCL hálózatok és architektúrák.

     

    3. hét.:           A késleltetés-érzéketlenség absztrakt modellje, a Dennis féle statikus adatfolyam gráf. A késleltetés-érzéketlenség alapjai: Késletetés-érzéketlen kódok. Állandó súlyú kódok, optimális DI kód, Sperner kód.

     

    4. hét.:           A késleltetés-érzéketlenség alapjai: Az aszinkron kézfogásos kommunikáció modelljei: négyfázisú RTZ aszinkron kommunikáció. A bemeneti teljesség elve.

     

    5. hét.:           Müller-C elemek és kapu-szintű, illetve C-MOS megvalósításaik. A DIMS (Delay Insensitive Minterm Synthesis) alapelvei és célarchitektúrái. Bemenet-teljes hiszterézises dekóderek, teljesség-detektorok, VAGY kapu-hálózatok.

     

    6. hét.:           Az NCL (Null Convention Logic) koncepció: általánosított visszacsatolt küszöb-logikák és alkalmazásuk.

     

    7. hét.:           Négyfázisú kézfogásos aszinkron regiszterek Müller-C elemekből. Passzív és aktív be- és kimenetű kézfogásos aszinkron rendszerek.

     

    8. hét.:           DI aszinkron FIFO és MAILBOX architektúrák. Késleltetés-érzéketlen futószalag fokozatok.

     

    9. hét.:           Késleltetés-érzéketlen célarchitektúrák: futószalagok, szekvenciális hálózatok, gyűrűk.

     

    10. hét.:        A magasabb szintű DI tervezés és szintézis építőkövei: Késleltetés-érzéketlen MPX, DEMUX, MERGE, és JOIN elemek. DI gyűrűk alkalmazása a magasabb szintű szintézisben.

     

    11. hét.:        A VHDL modellek és a VHDL szimuláció lehetőségei késleltetés-érzéketlen aszinkron hálózatok és rendszerek tervezésében.

     

    12. hét.:        Az aszinkron magasabb szintű szintézis rendszerek alapelvei. CSP típusú leírónyelvek. OCCAM, BALSA. Egy BALSA bemenetű aszinkron szintézis rendszer felépítése.

     

    13. hét.:        Aszinkron CMOS layout tervezési feladatok megoldása. Müller-C elemek.

     

    14. hét.:        Layout tervezés: regiszterek, H-dekóderek, teljesség-detektorok

     

    9. A tantárgy oktatásának módja (előadás, gyakorlat, laboratórium) Előadás, melynek keretében gyakorlati ismereteket is nyújtó példákat is ismertetünk, esettanulmány jelleggel, esetenként on-line számítógépi demonstrációval.
    10. Követelmények a.    Egy zárthelyi írása.
    b.     A tárgy sikeres teljesítésének feltételei: zárthelyi legalább elégséges megoldása.
    c.     A félévközi jegy a zárthelyin elért pontszám alapján.


    11. Pótlási lehetőségek

    A sikertelen zárthelyi a szorgalmi időszakban a pótzárthelyin pótolható.
    A sikertelen (pót)zárthelyi a pótlási héten különeljárási díj ellenében egy további alkalommal pótolható.

    12. Konzultációs lehetőségek

    Az előadóval történt egyeztetést követően folyamatos.

    13. Jegyzet, tankönyv, felhasználható irodalom

    Dr. Keresztes Péter: Késleltetés-érzéketlen logikai áramkörök és rendszerek

    Hálózaton elérhető elektronikus jegyzet

    Dr. Hosszú Gábor - Dr. Keresztes Péter: VHDL-alapú rendszertervezés, SZAK Kiadó, Budapest, 2012, ISBN 978-963-9863-24-8.

    Jens Sparso: Asynchronous Circuit Design. A tutorial. (http://www.imm.dtu.dk/~jsp)

    14. A tantárgy elvégzéséhez átlagosan szükséges tanulmányi munka
    Kontakt óra 28
    Félévközi készülés órákra 12
    Felkészülés zárthelyire 20
    Házi feladat elkészítése 
    Kijelölt írásos tananyag elsajátítása 
    Vizsgafelkészülés 
    Összesen 60
    15. A tantárgy tematikáját kidolgozta

    Név:

    Beosztás:

    Tanszék, Int.:

    Dr. Keresztes Péter

    ny. egyetemi docens

    Széchenyi István Egyetem, Automatizálási Tanszék